Aldec Active-HDL 13.0破解版

2022-06-10 | 标签

Active-HDL™ 是基于 Windows® 的集成 FPGA 设计创建和仿真解决方案，适用于基于团队的环境。 Active-HDL 的集成设计环境 (IDE) 包括完整的 HDL 和图形设计工具套件以及 RTL/门级混合语言模拟器，用于快速部署和验证 FPGA 设计。

设计流程管理器在设计输入、仿真、综合和实施流程中调用了 200 多种 EDA 和 FPGA 工具，并允许团队在整个 FPGA 开发过程中保持在一个通用平台内。 Active-HDL 支持来自 Intel®、Lattice®、Microsemi™ (Actel)、Quicklogic®、Xilinx® 等行业领先的 FPGA 设备。

基于团队的统一设计管理保持本地或远程团队的一致性。可配置的 FPGA/EDA 流程管理器接口与 200 多家供应商工具允许团队在整个 FPGA 开发过程中保持在一个平台上
图形/文字设计条目。使用文本、原理图和状态机快速部署设计。使用更安全可靠的互操作加密标准分发或交付 IP
强大的通用内核混合语言模拟器，支持 VHDL、Verilog、SystemVerilog 和 SystemC
使用图形化交互式调试和代码质量工具确保代码质量和可靠性
使用代码覆盖分析工具执行指标驱动验证，以识别设计中未执行的部分
使用 ABV 提高验证质量并发现更多错误 – 基于断言的验证（SVA、PSL、OVA）
能够模拟高级验证结构，如 SV 功能覆盖、约束随机化和 UVM
使用 MATLAB®/Simulink® 接口连接 HDL 仿真和 DSP 模块的高级数学建模环境之间的差距